2024.11.09 22:19
VitisHLSで漸化式の論理合成
・昨日試したプログラムを固定小数点化して、VitisHLSで論理合成にかけてみる。意外というのか、この程度は当たり前というのか、あっさりと合成された。
・更にAXI4Liteインターフェースを追加して、Zynqのプロセッサ側からアクセスできるようにしてシミュレーション。なるほど良い感じで動く。しかし、AXI4-Liteを使うと遅い、遅い。
・ということでインターフェースを単純化してバースト的にデータが出てくるように変更。今度はどうかと眺めたら100MHz動作で6クロック程度で回せるという感じ。
・なんか、結構あっさりいくな。「1クロック入魂!」なものでなければこのくらいでも充分いけそうだ。